你真的理解LDO的輸出電容嗎！？

LDO的輸出要加一個電容，大部分人解釋是為瞬間負載電流提供能量，减小輸出紋波。

這個電容是以怎樣的原理减小紋波？

是否可以删除這個電容？

你真的理解LDO的輸出電容嗎？

讓我們一探究竟！

下圖是一個PMOS LDO的基本原理框圖，PMOS LDO工作原理，我在知乎中有詳細介紹。

https://zhuanlan.zhihu.com/p/182670134?utm_source=wechat_session&utm_medium=social&utm_oi=795584276082098176

下圖是仿真圖，反饋回路在圖中用紅色箭頭標出，輸出通路用綠色箭頭標出，A點為輸出Vout。

在輸出部分，由於PCB走線會存在一定的寄生電阻R5和電感L1；LDO輸入暫時選擇5V直流+10mv方波的波形。

在輸出電容C1未連接時，LDO輸出波形是怎麼樣的呢？

下面紅色為輸出電壓交流部分的波形，綠色是輸出電流。可以看到有明顯的震蕩。

第二個圖是系統的響應情况，大約在2.1Mhz時，系統增益會明顯增加，這裏的解釋是：電路中的2.1Mhz相關的頻率分量，會被LDO放大，進而使得輸出异常。

電源中有很多非線性的成分，可以引起很多豐富的諧波，某些諧波就會被放大，所以輸出紋波就很大。

當我們加入輸出電容C1時，電路如下，雖然只增加了一個10uf的電容，但是對電路的響應有明顯的改善。

我們可以看到紅色輸出紋波减小了很多，綠色電流也正常了，從第二張的系統響應圖也可以看到，2.1Mhz部分的异常也消失了，那麼我們是否可以删除輸出電容呢？

對於成本極致考慮的產品，甚至會考慮這一個電容的增减，首先結論是：這個電容可以删除。具體討論如下：

1. LDO內部集成了這個電容，輸出可以不加，那麼這個LDO的體積就會增加。
2. LDO內部沒集成Cout電容，而是利用遠端負載引脚處的電容來使得系統收斂。此時對於PCB走線有嚴格的要求，需要滿足LDO SPEC中輸出電阻和電感的要求。

1. LDO內部沒集成電容，又和負載靠的很近，那麼LDO的輸出端和負載的輸入端就可以共用電容，而不用考慮嚴苛的PCB走線問題了。

總結：

1.LDO廠家一般推薦輸出電容靠近LDO管脚放置，就是為了系統的性能考慮。

2.在特殊情况下，這個電容是可以删除的。

3.對於輸出電容的容值，廠家會根據自身LDO進行優化，有的在不同PSRR要求或不同負載電流要求下的推薦容值也有差异，設計時一定要注意。