当前位置：网站首页>Verilog：阻塞赋值和非阻塞赋值

Verilog：阻塞赋值和非阻塞赋值

2022-07-29 02:50:00 【刘颜儿】

使用场合：组合逻辑
执行特点：always（*）中的语句顺序执行

使用场合：时序逻辑
执行特点：always（posedge clk）中的语句并行执行

在一次触发进程里，无论是阻塞和非阻塞语句，每条语句只能执行一次
在这里插入图片描述

版权声明
本文为[刘颜儿]所创，转载请带上原文链接，感谢
https://blog.csdn.net/m0_46830519/article/details/126043296