Synopsys Multivoltage Flow

一 Low-Power Design Strategies

1 Increasing Challenges of Power 

        早期的IC设计中EDA工具更多的优化方向是性能和面积，功耗考虑的比较少，但是，现在的设计CMOS器件密度和时钟频率都在提升，功耗重要性也更加明显，供电电压和晶体管阈值电压也在降低，漏电电流也成为无法忽视的问题。

        高功耗导致芯片工作过程中会产生高温，这意味着需要使用陶瓷封装代替塑料，以及使用复杂和昂贵的散热器与制冷系统。高温带来的电迁移现象降低了芯片的使用寿命。高功耗也会降低电池寿命，提高用电成本。

2 Dynamic and Static Power

         工程师必须考虑两种功耗，分别是动态功耗和静态功耗，动态功耗在晶体管跳变过程中产生的，所以它取决于时钟频率和开关状态（switching activity），静态功耗主要是漏电电流引起的，与时钟频率和switching activity无关。

2.1 Dynamic Power

        动态功耗是net在信号跳变过程中产生的功耗，由siwtching power和internal power组成，switching power 来自一个cell输出的外部负载充放电产生的，internal power是在信号跳变过程中Pmos到Nmos的短路电流引起的。

        switching power的产生如下图所示，inverter 输出从0到1跳变，输出的负载电容通过pmos管进行充电，inverter输出从1到0跳变，输出负载从nmos管进行放电。

         switching power与供电电压、负载电容、时钟频率（理论上每秒信号跳变的次数）和switching activity（连续的时钟周期实际发生跳变）有关。

        internal power发生在输入信号没有达到阈值电压的极端时间内，PMOS和NMOS同时导通，产生的短路电流，低阈值电压和大transition都会导致更大的internal power。如下图。

 

 2.2 Static (Leakage) Power

        静态功耗主要来自三方面，反偏pn节漏电（diode leakage），sub-threshold leakage、gate leakage，如下图。

        diode leakage发生在nmos到psub，nwell到pmos，这部分漏电很小，sub-threshold leakage在晶体管处于关闭状态时会有很小source 到drain的电流，随着供电电压和阈值电压的降低，这部分漏电功耗变得越来越重要。gate leakage主要是因为栅极与mos管的沟道之间过窄造成的，会产生从栅极到source drain（源极和漏极）的漏电电流。

        leakge power与时钟频率无关，只能通过降低电压和完全关闭晶体管供电来减少leakage power。

3 Power Reduction Methods

常用的降低功耗的方法就是clock gating，随着工艺制程的发展，时钟频率提高，时钟网络的功耗占比越发大了，clock gating技术有效降低时钟网络功耗，应用也是最广泛的，除此之外还有很多方法，比如动态调整电压和频率的方法等。

3.1 Supply Voltage Reduction

降低功耗最重要的方式就是降低供电电压，无论是动态功耗还是静态功耗，功耗是与电压的平方成正比的，降压会降低功耗，但是也会降低电平转换的速度，所以，还要使用更低阈值的晶体管，到这也会导致噪声和漏电问题。

3.2 Clock Gating

Clock gating技术是降低动态功耗的方法之一，它会让在某些寄存器在不需要工作的时候停止时钟信号的翻转。

clock gating的结构可以使用feedback反馈mux来代替，通过mux 使能信号控制mux后的寄存器是否保持输出，如下图。所以使用clock gate可以有效的降低mux的数量，节省面积，降低congestion和功耗一举三得。

这里需要特别介绍的一种clock gating技术是XOR self gating cell，如下图，通过异或门判断寄存器输入与保存的信号是否一致，一致的话就将寄存器的时钟信号gate住。XOR self gating cell使用是不需要添加额外的逻辑控制单元。

3.3 Multiple-Vt Library Cells

使用lvt可以有效提高性能，但是也会带来更高的漏电电流（Sub-threshold leakage），综合工具会选择合适的vt去优化时序和功耗，一般会在critical path用lvt cell，其余多使用hvt去降低leakage power。

3.4 Multivoltage Design

一个设计不同的不封有不同的性能需求，

 

未完待续