数字集成电路：CMOS反相器（一）静态特性

数字集成电路：CMOS反相器（一）

引言

反相器，顾名思义，在逻辑上起到的是取反作用，而在CMOS集成电路中，反相器由两个互补的晶体管NMOS+PMOS组成，反相器也是最基础的数字逻辑门之一，理解反相器的特性，是探究更加复杂的数字逻辑电路的基础，本节将从CMOS反相器的静态特性出发，来引出这一部分的内容。

CMOS反相器的直流特性

直流特性，又称为电压转移特性，指的是CMOS反相器在给定不同输入电压的时候，达到稳态时，输出电压的值，如下图所示，在逻辑功能上，我们都很熟悉地知道反相器输入高电平获得低电平，输入低电平获得高电平。不过当我们仔细看一个真实情况下的电压转移曲线时，我们会发现当输入电压在Vol和Voh之间时，会存在平滑的电平切换的过程，这段平滑的曲线是怎么产生的呢，以及在这个看似简单的电压转移曲线图背后两个晶体管具体的工作状态又是怎么样的呢？

CMOS反相器结构与负载特性

下图就是一个CMOS反相器的典型原理图结构，想要知道反相器是如何工作的，我们就必须回到数字集成电路电路：器件章（一）中，探究两个晶体管的工作区以及电压-电流转移曲线。然而问题是，确定晶体管的工作区除了需要知道Vgs，即此处的Vin以外，还需要确定Vds与Vgs-Vt之间的关系，而Vds在此处还未知待求的Vout。
对此，由于NMOS和PMOS是一个串接的关系，两个管子的漏极是导通的，因此，我们可以通过NMOS和PMOS的电压-电流转移曲线，通过图解法来求得在给定Vin时，两个管子电流转移曲线的交点，来求得此时的输出电流值，由于PMOS的电流曲线方向跟NMOS相反，所以需要坐标系映射的方法来绘制这样子的曲线图。

通过上述建模过程，我们最终可以画出下图的曲线，下图曲线中在不同Vin下NMOS和PMOS电流曲线的交点，即构成了反相器的电压转移曲线。Vin从0增大到Vdd，经历了如下五个步骤：
（1）N管截止，P管处于线性区，此时Vin<Vt, Id≈0，PMOS的上拉逻辑会使得Vout=Vdd；
（2）N管饱和，P管处于线性区，此时仍然处于PMOS的强上拉，Vds电位较高，对于N管而言Vds > Vgs - Vt；
（3）N管饱和，P管饱和，此时处于两管增益最大的区域，但是逻辑电平大概率处于不定态；
（4）N管线性，P管饱和，此时处于NMOS的强下拉，与(2)状态对称；
（5）N管线性，P管截止，与(1)状态对称。

直流特性与电源电压的关系

假设Vt=0.4V，在不同的Vdd下，绘制反相器的直流特性，在左半图与我们的预期一致，保持着反相的逻辑关系，然而右半图当供电电压比Vt还要小时，结果表明反相器仍然能随着供电电压减小，保持相当长一段时间的反向逻辑不改变。可能读者会有疑问，明明Vdd<Vt, 也就是无论如何两个管子都处于截止状态，没有被打开过，为什么还能保持功能正确呢？

答案是因为漏电流的存在，在后续关于功耗分析的文章中也会更加详细地分析漏电这一现象。简单地说，即使晶体管在截止状态，也会存在从源极向漏极的电流，而且可以被栅极电压控制。Vdd小于阈值以下状态的反相器被称为深亚阈值(Subthreshold)反相器，这也是低功耗设计中常常运用的方法之一。

直流特性与工艺波动的关系

在晶体管实际制造的过程中，工艺的偏差是不可避免的，由于掺杂浓度的差异，或者沟道宽度的差异，都会影响一个晶体管的速度。比方说，掺杂浓度较高的MOS管阈值电压更低，就可以被更快地打开，沟道宽度更宽的晶体管电流的驱动能力更强等等。这些由于工艺波动造成的性能影响在反相器中可以集中体现，比如如下图所示，当N管做的好，P管做的差时，由于N管驱动能力变强，开关门限Vm就会变得更低，反之则会变得更高。为了更好地克服由于工艺波动带来的时序偏差，在仿真时，我们用corner，即边界值的仿真，来尽可能全面地对晶体管工艺极限角进行仿真。下图右便展示了四个corner和一个typical的case，是快慢PMOS管和NMOS管的排列组合。这也是数字后端中时序分析跑ss, tt, ff等corner的意义。