如何成为一名高级数字 IC 设计工程师（1-3）Verilog 编码语法篇：Verilog 行为级、寄存器传输级、门级（抽象级别）

一、行为级（Behavior Level）

        1、比较高级，主要用于仿真验证、系统行为、算法描述，不在于电路实现。

        2、功能描述主要采用高级语言结构，如 task、function。

---

二、寄存器传输级（Register Transfer Level）

        1、比较低级，主要用于 ASIC 和 FPGA 设计，在于电路实现，着重于描述功能块内部或者功能块之间的数据流和控制流。

        2、功能描述主要采用可综合的语言结构，如 always、assign。

---

三、门级（Gate Level）

        1、更加低级，主要用于 IC 后端的物理实现，在于 ASIC 和 FPGA 小规模元件的开发。

        2、功能描述主要采用逻辑门、用户自定义原语、模块和线网连接，如 and、or、not。

---

四、设计一致性

        数字 IC 设计工程师的任务，可以理解成是转换一个 IDEA 或者 SPEC 为物理设计（ASIC、FPGA），优秀的数字 IC 设计工程师能够具备良好的 Verilog 编码风格，100% 保证设计的前仿真和后仿真的一致性（Presynthesis and Postsynthesis），同时 100% 保证设计能够同步传递给仿真和综合。否则，容易在芯片已经生产出来的时候，才发现芯片无法正常工作，继而重新开始设计，二次投片（TapeOut）。