计组错题集

期末考试题类型，填空10小题20分，选择10小题20分，简答4小题32分，计算题10分，设计题18分（重点看例题和课后）。

1．微操作命令和微操作

答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。

2．快速缓冲存储器

答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。

3．基址寻址

答：基址寻址有效地址等于形式地址加上基址寄存器的内容。

4．流水线中的多发技术

答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。

5．指令字长

答：指令字长是指机器指令中二进制代码的总位数。

存储字长 放在一个存储单元中的二进制代码位数；

同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。

答：外围设备要通过接口与CPU相连的原因主要有：

    （1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。

    （2）I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。

    （3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。

    （4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。

    （5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。

    （6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。

    可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。

 （三）

1. 采用DMA 方式传送数据时，每传送一个数据就要用一个 存储周期

3.主存储器容量通常以MB表示，其中M = 220 , B =8位(1个字节) ；硬盘容量通常以GB表示，其中G =230。

4. CPU能直接访问 主存 和 cache ，但不能直接访问磁盘和光盘。

5. 指令字长度有 单字长、半字长 、双字长 三种形式。

 计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用 并行 传送、串行传送、复用 传送。  

7. 通道是一个特殊功能的 处理器，它有自己的 指令和程序 专门负责数据输入输出的传输控制。

8.并行I/O接口SCSI和串行I/O接口 IEEE1394 是目前两个最具有权威性的标准接口技术。

1. 1. 一个较完善的指令系统应包括哪几类？
   2. 什么是闪速存储器？它有哪些特点？
   3. 比较水平微指令与垂直微指令的优缺点。
   4. CPU响应中断应具备哪些条件？
   5. 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。
   6. 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。

闪速存储器的特点：（1）固有的非易失性

                     （2）廉价的高密度

         （3）可直接执行

         （4）固态性能

3.（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。

（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。

（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。

（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握

  4. （1）在CPU内部设置的中断屏蔽触发器必须是开放的。

1. 1. 外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。
   2. 外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。

当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断

（四）

一位十进制数，用BCD码表示需A.______位二进制码 ，用ASCII码表示需B.______位二进制码。2. A.4   B.7

RISC的中文含义是A.______,CISC的中文含义是B.______。A.精简指令系统计算机   B.复杂指令系统计算机

由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。5.A.存取时间   B.存储周期  C.存储器带宽

指令寻址的基本方式有两种，A.______方式和B.______方式。.A.字向   B.位向，分为跳跃寻址和顺序寻址两种。

P309

寻址方式分为指令寻址和数据寻址两大类

操作控制器的功能是根据指令操作码和A.______，产生各种操作控制信号，从而完成B.______和执行指令的控制。.A.时序信号  B.取指令

完整的指令周期包括取指、__间址____、__执行___、___中断__四个子周期，影响指令流水线性能的三种相关分别是____数据__相关、_结构______相关和控制相关。   

Cache和主存地址的映射方式有__________、__________、_________ 三种。  7直接映射 全相联 组相联   

1. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。

1. 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。

1. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？

 指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。

机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。

时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。

一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。

1. 简要描述外设进行DMA操作的过程及DMA方式的主要优点。

(1)外设发出DMA请求；

        （2）CPU响应请求，DMA控制器从CPU接管总线的控制；

        （3）由DMA控制器执行数据传送操作；

        （4）向CPU报告DMA操作结束。

主要优点是数据数据速度快

在DMA控制器的控制下，在存储器和外部设备之间直接进行数据传送，在传送过程中不需要中央处理器的参与。开始时需提供要传送的数据的起始位置和数据长度。在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？

寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

DMA与主存交换数据采用的三种方式：停止CPU访问主存、周期挪用、DMA与CPU交替访问

系统总线是指 CPU、主存和外围设备之间的信息传送线

CPU、主存、I/O设备各大部件之间的信息传输线

1 全相联映像：就是让主存中的每一个字块映射到Cache中任何一个块的位置上。P117

    指令：是指CPU根据人的意图来执行某种操作的命令

2． 指令系统：是指一台计算机的所有指令的集合。

3． 指令周期：是指从取指令、分析取数到执行完该指令所需的全部时间。

CPU周期：也叫机器周期，通常把一个指令周期划分为若干个机器周期，每个机器周期完成一个基本操作。

4． 向量中断：是指那些中断服务程序的入口地址是由中断事件自己提供的中断。

5． 微指令：是指控制存储器中的一个单元的内容，即控制字，是若干个微命令的集合。

多重中断是指具有中断嵌套的功能，CPU在响应较低级别的中断请求时，如果有更高级别的中断请求，CPU转去响应更高级别中断请求。

在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“回答”信号的撤消由从设备自己决定。

垂直型微指令的特点是 采用微操作码

浮点数的表示范围和精度取决于．阶码的位数和尾数的位数

响应中断请求的条件是 外设工作完成和系统允许时

在中断周期中，将允许中断触发器置“0”的操作由A______完成 A．硬件；

设 n = 8 （不包括符号位），则原码一位乘需做 8  次移位和最多  8 次加法，补码Booth算法需做  8  次移位和最多  9  次加法。

设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2127(1-2－23)，最小正数为2－129，最大负数为2－128(-2－1-2－23)，最小负数为-2127     。

CPU采用同步控制方式时，控制器使用   机器周      和       节拍  组成的多极时序系统。

．一个总线传输周期包括 申请分配阶段、寻址阶段、传输阶段、结束阶段

机器周期的概念：通常用从内存中读取一个指令字的最短时间来规定CPU周期（机器周期），也即CPU完成一个基本操作所需的时间

时钟周期：一个时钟脉冲所需要的时间。在计算机组成原理中又叫T周期或节拍脉冲。是CPU和其他单片机的基本时间单位

指令周期：执行一条指令所需要的时间，是从取指令、分析指令到执行完指令所需的全部时间，计算机中，常把一条指令的执行过程划分为若干个阶段，每一个阶段完成一项工作。每一项工作称为一个基本操作，完成一个基本操作所需要的时间称为机器周期，所以一个指令周期一般由若干个机器周期组成

存储字长 放在一个存储单元中的二进制代码位数；

指令寄存器的位数取决于 指令字长；

向量地址，是指中断向量保存的内存单元的地址

系统总线：CPU、主存、I/O设备各大部件之间的信息传输线

流水线技术是一种将每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处理的技术

超级流水线 以增加流水线级数的方法来缩短机器周期，相同的时间内超级流水线执行了更多的机器指令 

DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作   周期挪用

在CPU的寄存器中，B_对用户是完全透明的  指令寄存器

DMA接口__B___ 内有中断机制

****CPU响应中断时要保护现场，包括对  程序的断点  和   通用寄存器和状态寄存器的内容   的保护，前者通过 中断隐指令  实现，后者可通过  中断服务 实现  P198

在中断周期中，由__D___将允许中断触发器置“0”。 D．中断隐指令。

所谓三总线结构的计算机是指 I/O总线、主存总线和DMA总线三组传输线；P53

总线控制主要包括 判优控制 通信控制

判优控制：集中式（链式查询、计数器查询、独立请求） 分布式

同步通信、异步通信、半同步通信、分离式通信

按存取方式把存储器分为 随机存储器、只读存储器、顺序存取存储器、直接存取存储器 P69

按在计算机系统中的作用不同，存储器分为 主存存储器、辅存存储器、缓冲存储器

存储器3个性能指标  速度、容量、位价

虚拟存储系统：1、通过虚拟地址寻址 2、虚拟地址和物理地址通过页表实现一一对应 3、页表存放在主存中   P71

P72 放大器  利用补偿传输信号衰减的常用方式

（五）

I/O设备与主机交换信息的三种控制方式：程序查询、DMA、中断

输入输出四大阶段：1、早期阶段 2、接口模块和DMA阶段3、具有通道结构的阶段4、具有I/O处理机的阶段

I/O指令的一般格式： 操作码 命令码 设备码

P163-P164重点看

媒体，是指信息传递和存储的最基本的技术和手段P183

P185

P189 程序查询方式的核心问题：每时每刻需不断查询I/O设备是否准备就绪

DMA与主存之间有 DMA总线

DMA的数据传送过程分为预处理、数据传送、后处理

指令字长取决于 操作码的长度、操作数地址的个数、操作数地址的长度

机器中常见的操作数类型有 地址、数字、字符、逻辑数据

  通用的操作 数据传送、算术逻辑操作、移位、转移 P306

P342 CPU每取出并执行一条指令所需的全部时间称为指令周期，即CPU完成一条指令的时间

微操作命令序列形成的两种方式：1、组合逻辑设计方法，位硬连线逻辑2、微程序设计方法，为存储逻辑P342

指令周期：取指、间址、执行、中断

中断服务程序入口地址的寻找 两种方法：硬件向量法、软件查询法

向量地址寻找中断服务程序入口地址方法：设置向量地址表、（集中在CPU内的）向量地址形成部件

中断周期（中断隐指令）要完成 保护程序的断点、寻找中断服务入口地址、关中断（确保CPU响应所需做得一系列操作不受新的中断请求的影响，禁止CPU响应新的中断请求）

（六）

计算机中参与运算的数有两大类：无符号数、有符号数

表示小数点的存在：定点表示、浮点表示

异步控制方式    

向量地址  寻找设备的中断服务程序的入口地址，向量地址由硬件电路产生

直接寻址  

字段直接编码   

多重中断  当CPU正在执行某个中断服务程序时，另一个中断源又提出了心得中断请求，而CPU又响应了这个新的请求，暂时停止正在运行的服务程序，转去执行新的中断服务程序。P364

CMDR  

总线判优

系统的并行性

进位链  

间接寻址