逆变器锁相原理及DSP实现

锁相环（PLL）是指一种电路或者模块，作用是对接受到的信号进行处理，并从其中提取某个时钟的相位信息。或者说对于接收到的信号，仿制一个时钟信号，使得这两个信号从某种角度来看是同步的。

锁相环工作原理

在相位锁定情况下，该仿制的信号和捕捉的信号具有固定的相位差，故将其称为锁相器。一般是一个负反馈结构。
如图，锁相器一般有鉴相器（PD）、环路滤波器（LF）和压控震荡器（VCO）三部分组成。

鉴相器：由模拟乘法器构成

环路滤波器：通常为低通滤波器，主要作用是将鉴相器产生的“和频信号”滤除，其目的是得到输入和输出信号的相位夹角

压控振荡器：将经过环路滤波器之后输出的相角差在基频上调节，相当于硬件的积分环节。

数学建模

鉴相器数学模型（P）—— 快速性：

环路滤波器数学模型（PI）—— 稳定性：

压控振荡器数学模型（I）—— 稳定性：

模型仿真分析

P限幅+积分型PLL控制

增量式PI型PLL控制

P限幅+频率跟踪型PLL控制

软件数字锁相环设计

工频同步锁相技术软件设计框图