【SystemVerilog 之 验证】~ 测试平台、硬件设计描述、激励发生器、监测器、比较器

1. 测试平台

1.1 概述

1.2 练习

下列关于测试平台哪个是正确的？

解析：ABC
D选项，测试也是需要时钟和复位信号的。

2. 硬件设计描述

以MCDF（multi-channel data formatter），多通道数据整形器为例说明。

2.1 端口信号说明

2.2 端口时序说明

2.2.1 通道从端接口时序

2.2.2 控制寄存器接口时序

2.2.3 整形器接口时序

2.3 MCDF寄存器描述

2.4 练习

答案：ABCD

答案：CD
A，错误，确定channel之后，他要发送的长度就已经定了，不可改变；B，req和grant至少相差一个时钟周期，不能在同一个时钟周期同时拉高。

答案：CD
解析：由题可知，寄存器地址0x10 为只读寄存器，所以是不可以写入的，所以读出的数值可能为FIFO的深度，即0x0000~0x80.

答案：ABCD

3. 激励发生器

3.1 概述

3.2 激励发生器组件结构框图

3.3 激励发生器的实现

3.4 练习

答案：CD
解析：A错误，stimulator只是向DUT的外部接口发送激励，而不是内部信号；B错误，是分为initiator和responder。

答案：ABD
解析：C错误，arbiter不是，因为它没有外部端口信号。

4. 监测器

4.1 概述

4.2 监测器组件结构框图

4.2.1 方案一

方案一就是将检测器做成一个整体，实现对所有端口进行监测。

4.2.2 方案二

方案二是针对每个端口都进行监测。

4.2.3 方案比较

4.3 内部信号监测原则

4.4 练习

答案：ABC
解析：D错误，比较不是monitor干的活，那是checker干的。

5. 比较器

5.1 概述

5.2 功能

5.3 实现方式

5.4 比较器组件结构框图

5.5 实现原则

5.6 练习

答案：ABCD

答案：ABC
分析：D错误，集中搁置反而会简单。