第一章：ARM公司Cortex-M 系列处理器介绍，第二章：嵌入式软件开发介绍和第三章：Cortex-M3和Cortex-M4处理器的一般介绍

     $Cortex-M3$和$Cortex-M4$处理器使用32位体系结构，$Registerbank$里面的内部寄存器和，$datapath$和总线接口都是32位的。$Cortex-M$系列处理器的指令集体系结构$(InstructionSetArchitecture,ISA)$叫做$ThumbISA$，它是基于$Thumb-2$技术。这种技术支持16位指令和32位指令的混合。$Cortex-M3$和$Cortex-M4$处理器是哈弗体系结构（最明显的特征是指令和数据的存储是分开的，接入路径也是分开的，这一点和冯洛伊曼体系结构是不同的），32位寻址，支持$4GB$存储空间，支持$BitBand$特性。当然还有很多其它的特性我这里没有提到，有需要的可以直接查询文档。
     $Cortex-M3$和$Cortex-M4$处理器广泛应用于现代微控制器产品，以及$SystemonChip,SoC$和$ApplicationSpecificStandardProduct,ASSP$。根据知乎的这篇文章，$SoC$和微控制器的区别是：微控制器是单一内核集成一些通用的外设，应用范围广，$SoC$是在这些芯片的基础上，集成了其他的核或电路，为某一特定领域打造的。也就是说微控制器的通用性更高，$SoC$的专用性更高，比如$SoC$可以是在$Cortex-M4$内核基础上集成了视频处理功能的专门用来进行视频处理的芯片，而一般的微控制器可能是基于$Cortex-M4$内核而整合了一些通用外设（比如$I^{2}C,USART$）的芯片。
     这里是维基百科上面的ARM公司的全系列产品列表。$ARM$公司不生产微控制器（$microcontroller$），它设计处理器（$processor$）以及相关所需，并将这些授权给芯片设计公司。$ARM$公司的这种相关设计叫做知识产权（$IntellectualyProperty,IP$），我们也知道目前有很多的芯片设计公司，例如$STM32$系列的意法半导体，购买$ARM$公司的这种设计，这种商业模式叫做$IP$授权。前面所说的$processor$应该就是我们在谈到某个基于$ARM$公司生产的某个芯片的时候都会问的：这个芯片是基于上面内核的，$Cortex-M4$？当某个公司得到$ARM$公司的授权之后，$ARM$公司会把$processor$设计的源代码（$Verilog-HDL,HardwareDescriptionLanguage)$交给这个公司，然后该公司将它们自己对外设或存储的设计代码整合到该$processor$设计的源代码中，整合完毕之后再使用$EDA$工具将设计代码转换为最后的晶体管布局就可以进行实际的芯片生产了。

     $ARM$公司的所有$Cortex-M$处理器都是32位的$ReducedInstructionSetComputing,RISC$处理器，这些处理器都是32位的寄存器，32位的总线接口，32位的内部数据路径。除了32位数据，所有$Cortex-M$处理器，也包括其它$ARM$公司的处理器，也可以处理8比特和16比特数据。$Cortex-M3$和$Cortex-M4$处理器也支持一些64比特的数据操作。$Cortex-M3$和$Cortex-M4$处理器都是三级流水线设计（取指令，解码，执行），并且都是哈弗总线架构，也就是取指令和数据接入可以同时进行。$Cortex-M$处理器的存储系统使用32比特寻址，因为这样多以它最有只能有最大$4GB$的地址空间。和其它$ARM$公司的处理器一样，$Cortex-M$处理器基于$Load-Store$架构，这就意味着数据先要从存储空间中取出来，然后处理，最后再写入到存储空间中。取出，操作，写入的每一步都有对应的指令去操作。
     $处理器，processor$仅仅是微控制器的一部分，存储系统，外设以及其它的接口由微控制器生产上来设计。因此$ARM$公司的$处理器，processor$广泛应用在各种各样的领域。但是这些设备共享同样的架构，在$ARM$公司的处理器中，$架构，Architecture$这个词有两方面的含义：

• Architecture: Instruction Set Architecture (ISA), programmer’s model (what the software sees), and debug methodology (what the debugger sees).
• Micro-architecture: Implementation-specific details such as interface signals, instruction execution timing, pipeline stages. Micro-architecture is processor design-specific.

     这些年$ARM$公司发布了很多不同的处理器，针对这些不同的处理器它们的$ARM$架构也有很多不同的版本。例如，$Cortex-M3$和$Cortex-M4$处理器都是基于$ARMv7-M$架构的，一种指令集架构可以有不同的具体的实现，也就是不同的$微架构，Micro-architecture$（不同的流水线等级，不同的总线协议）。
     $Cortex-M$处理器使用的指令集叫做$Thumb$（它覆盖了16位和32位的$Thumb$指令，最新的$Thumb-2$有同时覆盖16位和32位的指令）。$Cortex-M3$和$Cortex-M4$处理器包含了$Thumb-2$技术（它允许16位和32位指令的混合，这样可以达到更高的代码密度和效率）。像$ARM7TDMI$这种经典的$ARM$处理器，处理器有两个操作状态：32位的$ARM$状态和16位的$Thumb$状态。在$ARM$状态（执行32位的$ARM$指令集），指令是32位的且此时核可以高效执行所有支持的指令。在$Thumb$状态（执行16位的$Thumb$指令集），指令是16位的，这种情况下具有比较好的代码密度，但是此时$Thumb$指令没有$ARM$指令的所有功能，这样有些操作就需要更多的指令来执行。为了在以上两种状态之间保持平衡，也就是为了在代码密度和效率之间达到最好的效果，经典的$ARM$处理器的很多应用混合了$ARM$代码和$Thumb$代码，然而这种混合不是在所有情况下都是可取的，因为在这两种状态之间的切换也是有开销的，如图所示。这两种状态的分离也增加了编译过程的复杂性。

　

图1.

     随着$Thumb-2$技术的引进，$Thumb$指令集被扩展到同时支持16比特和32比特的指令编码，现在$Thumb-2$就可以满足所有的处理需求且不需要在两种状态之间进行切换。其实实际上$Cortex-M$处理器是不支持32位的$ARM$指令的。$Cortex-M$处理器的中断处理也是在$Thumb$状态，但是经典的$ARM$处理器的中断处理是在$ARM$状态。图是经典的$ARM$处理器和$Cortex-M$处理器的指令集的区别对比，从图中可以看出经典的$ARM$处理器同时支持32位的$ARM$指令和16位的$Thumb$指令集，$Cortex-M$处理器只支持16位和32位混合的$Thumb$指令集。有了$Thumb-2$技术之后，有以下几项好处：

• 不需要进行状态的切换，节省了执行时间和指令空间
• 不需要在代码源文件中指定$ARM$和$Thumb$这两种状态，便于软件开发
• 便于更好的同时得到最好的代码密度，效率以及性能。

　

图1.

     $Cortex-M3$和$Cortex-M4$处理器本身是没有储存器的，但是它们提供了总线接口，因此微控制器生产商可以自己根据自己的需求来配置相应的存储系统。一般微控制器生产商需要添加以下模块到自己的存储系统：

• Program memory, typically flash
• Data memory, typically SRAM
• Peripherals