如何成为一名高级数字 IC 设计工程师（5-1）理论篇：时钟技术、复位技术

一、时钟技术

--GATING：控制时钟的开关(对于逻辑门容易出现毛刺，推荐专用的 Gating Standard Cell)
--MUX   ：控制时钟的切换(对于逻辑门容易出现毛刺，推荐专用的 MUX)
--DIV   ：控制时钟的分频
 
--晶振 -> PLL -> MUX -> GATING -> DIV -> CLOCK
 
--时钟定义
----主要是检查时钟通路上 DFF 的 Timing 是否满足建立时间和保持时间的要求
 
--时钟目的
----提供工具时序分析的参数
----提供工具时序分析的起点(create clock/create_generate_clock)
----指定时钟之间的相互关系
 
--DFT 基本概念
----DFT 分为普通测试(全局时钟切换成 test_clk 进行测试)与实速测试
(在普通测试的基础之上，在 capture 阶段时钟切换成 function 模式进行测试)
----无实速测试需求的时钟通过 clk_mux 实现 DFT 时钟的切换
----有实速测试需求的时钟通过 occ_clk_mux 实现不同 DFT 模式的时钟的切换
--注意
----需要实速测试的时钟都必须经过 occ_clk_mux 处理，且时钟通路上只能存在一个 occ_clk_mux，不能接任何的 clk_mux
--注意
----DIV/MUX 必须放在 occ_clk_mux 之前
----时钟的产生尽量由 ccmu 统一进行处理
----通常情况下，各个模块的 occ 由 ccmu 模块来统一进行 occ_clk_mux，如果模块内部存在额外的时钟源
----那么模块内部需要例化一个 occ_clk_mux，ccmu 送给模块的时钟不经过 ccmu 模块内部的 occ_clk_mux
----时钟的定义点切记不能选择在 clk_mux 或者 occ_clk_mux 的输出端，否则会导致 D