USB3.0：VL817Q7-C0的LAYOUT指南（三）

本文着重讲解市面上常见的USB3.0集线器驱动芯片威盛VL817-Q7C0的layout布局处理以及注意事项。可分为三小节。 前文已经讲过VL系列的第一小节：《线路布局重点说明》以及第二小节《PCB布局检查》。本文着重讲解第三小节：《VL芯片布局的注意事项》。

VLI芯片布局注意事项

1.高速对线的阻抗：（包括线宽，线距，SMD&DIP PAN的处理）

二层板/板厚1.6mm

四层板/板厚1.6mm

 2.Placement & Power

a.优先处理高速线特殊信号的走线。EX:U3,SATA,U2,CLK等。differential pair有换层或者错线（交叉）是务必参考LAYOUT Guide。

b.differential pair包地的处理（包含GND vias）预留

c，请依照原厂参考电路图的绘制来摆放零件

 

d.chip的de-Cap或者电源Cap的摆放，越靠近chip出pin处越好，且GND pad朝chip的E-pad，每个de-Cap的GND pad旁要有一个GND via

5V转3.3V

 

5V转1.2V

e.Placement时就要做电源规划，且先将电源Via hole打出， 多层板在layout完成时，需要注意Power层与GND层的完整性

f. Power粗细：1A=40mil（铜厚1oz） 1via=0.5A

错误示范

 

g.

4.对线Differential pair特殊状况的处理

a.跨线

 

b.跨Power线 or Plane

至此，VL的HUB系列的laout指南就此结束。详细深入探讨可与楼主进行联系

第一节：《线路布局重点说明》：USB3.0：VL817Q7-C0的LAYOUT指南_Q2185126449的博客-CSDN博客

第二节：《PCB布局检查》：USB3.0：VL817Q7-C0的LAYOUT指南（二）_Q2185126449的博客-CSDN博客