高速电路设计实践——概述

目录

1、高速电路的定义

2、常见误区

3、如何区别高速电路和低速电路

4、硬件设计流程

---

理解要点：

1、信号的最高频率取决于其有效频率而不是周期频率；

2、高速电路中电容、电感都不是理想器件；

3、高速信号是指传输路径上各电平存在较大差异的信号。高速与低速的区别，不仅取决于信号频率，还取决于传输路径的长度；

4、信号频率越高，则低速和高速的分水岭的信号线长度越短。

1、高速电路的定义

        从比较狭义的定义上来说，通常认为数字逻辑电路的频率达到或者超过50MHz，而且工作在这个频率之上的电路已经占到了较大的比例（比如40%）就称为高速电路。

2、常见误区

        （1）在设计中需要考虑的最高频率往往取决于有效频率F_knee，而不是信号周期频率F_clock。具体定义如下：

        如图，T_clock是信号的时钟周期，T_r是信号的10%-90%上升的时间。

则信号的周期频率和有效频率分别为：

        现实中的大多数信号的有效频率可以由上式计算。       

        由数字信号处理的知识可知，任何信号都可以当做多个正弦波信号的叠加。频率为F的理想方波，由频率为F的正弦波和其奇次谐波组成（3F,5F,7F等），各正弦波的幅值为                          V_n = 2/(3.14XN)，随着频率的增加，谐波分量的幅值逐渐变小。针对高频率的信号，各个频率的幅值下降的更快。定义幅值下降到理想方波中对应分量的70%（即功率下降到50%）时，该谐波分量为信号的有效频率。

         （2）电容、电感不是理想元件！（低速电路中可以当做理想的）

3、如何区别高速电路和低速电路

        （1）--分布式系统和集总式系统

        对低速信号而言： 集总式——传输路径上电平相近，即传输路径上各点状态相同；

        对高速信号而言：分布式——传输路径上的点不能集中成一点来看待，视为不同的点。

        关键：如何区别不仅取决于信号频率，还取决于传输路径长度。一般而言，信号的传输路径的长度L小于信号有效波长（c/F(有效频率)）的1/6时，可认为在该路径上，各电平状态相近--低速电路（高速为大于1/6）。

        （2）在实际情况下如何获得有效频率？（1）测量10%-90%的上升时间    （2）假设上升沿时间为信号周期的7%，则有效频率F_knee约为周期频率的7倍。（对于极高频率的信号不成立）

4、硬件设计流程

        需求分析--概要设计--详细设计--调试--测试--转产

---

 下班下班！