Glitch Free时钟切换技术

Glitch Free时钟切换技术

两个时钟切换电路。Glitch Free为无毛刺切换电路。

第一种时两个时钟源的频率呈倍数关系，第二种是两个时钟源完全没有关系，异步时钟。

下面是使用AND-OR型多路复用器逻辑进行简单的时钟切换。


下图针对的是两个时钟源频率成倍数关系。在每个时钟源的选择路径中插入一个下降沿触发的D触发器，这样可以保证上面的情况被避免，确保在切换时钟源时，即使任意时钟处于高电平，也不会引起输出的变换，时钟源切换时，这个反馈能保证一个时钟被完全取消选择后，输出传播另一个时钟，从而避免产生任何毛刺。

reg     out1;
  reg     out0;
  always @(negedge clk1 or negedge rst_n)begin
      if(rst_n == 1'b0)begin
          out1 <= 0;
      end
      else begin
          o