当前位置:网站首页>UART Application Design and Simulation Verification 2 - TX Module Design (Stateless machine)
UART Application Design and Simulation Verification 2 - TX Module Design (Stateless machine)
2022-07-05 23:10:00 【Shaoqing n'est pas au temple Dali.】
Préface:C'est quelques mois après avoir revu ce petit projet,Dans les études ultérieures,Le nouveau professeur n'arrête pas de souligner,Réduire au minimum l'utilisation de la machine d'état dans le travail réel,J'ai oublié ce qu'il a dit quand j'ai trié l'article.Alors j'ai essayé de le réécrire moi - mêmeUART,Organiser une version sans machine d'état.
Voici quelques points logiques de base à revoir:
1)Le format complet de données d'un cadre contient:Position initiale,Bits de données valides,Bit de contrôle,Stop bit;
2)Feuille de calculbitTemps de transmission des données:Utilisationbaoud(Taux de Baud)Etclk(Horloge système),Unités de taux de Baudbit per second,HorlogeHzUnitétime per second ,Donc l'horloge divisée par le taux de Baud donnetime per bit,C'est - à - direbitCombien de cycles d'horloge correspondent;
3)Signal de référence:Signal de transmissionbaoud_cnt_half,ChaquebitÀ mi - chemin,Transmission des données;Basculer le signal de comptagebaoud_cnt_end,ChaquebitQuand le comptage sera terminé,Passer au prochain cycle de comptage;Nombre de bitsbit_cnt,Calculer les chiffres passés dans un cadre de données;Signalisation du processus de transmissionstart_flag,Tout au long de chaque transmission de données.
Code supérieur:
//date:2022.6.30
//edgar.yao
//uart_tx block
module uart_tx(
input clk,
input rst_n,
input[7:0] cmd_data,
input data_valid,
output tx,
output tx_read
边栏推荐
猜你喜欢
Codeforces Global Round 19
Vcomp110.dll download -vcomp110 What if DLL is lost
Week 17 homework
[digital signal denoising] improved wavelet modulus maxima digital signal denoising based on MATLAB [including Matlab source code 1710]
The method and principle of viewing the last modification time of the web page
Selenium+Pytest自动化测试框架实战
LabVIEW打开PNG 图像正常而 Photoshop打开得到全黑的图像
2022 R2 mobile pressure vessel filling review simulation examination and R2 mobile pressure vessel filling examination questions
Fix the memory structure of JVM in one article
Data type, variable declaration, global variable and i/o mapping of PLC programming basis (CoDeSys)
随机推荐
Data type, variable declaration, global variable and i/o mapping of PLC programming basis (CoDeSys)
LeetCode102. Sequence traversal of binary tree (output by layer and unified output)
regular expression
Metasploit (MSF) uses MS17_ 010 (eternal blue) encoding:: undefined conversionerror problem
fibonacci search
MoCo: Momentum Contrast for Unsupervised Visual Representation Learning
openresty ngx_lua正则表达式
Nangou Gili hard Kai font TTF Download with installation tutorial
Starting from 1.5, build a micro Service Framework -- log tracking traceid
3D point cloud slam
Déterminer si un arbre binaire est un arbre binaire complet
3 find the greatest common divisor and the least common multiple
傅里叶分析概述
leecode-学习笔记
一文搞定JVM常见工具和优化策略
C Primer Plus Chapter 9 question 10 binary conversion
openresty ngx_ Lua regular expression
实现反向代理客户端IP透传
Ultrasonic sensor flash | LEGO eV3 Teaching
关于MySQL的30条优化技巧,超实用