当前位置：网站首页>CPU设计相关笔记

CPU设计相关笔记

2022-07-05 14:31:00 【小威程序员】

CPU设计-基于LoongArch架构的MIPS

1. 简单说说流水线CPU

单发射静态五级流水线CPU：
取指(IF)->译码(ID)->执行(EXE)->访存(MEM)->写回(WB)
流水线CPU设计的精髓理解起来就像是流水线生产的工场一样，一个阶段单独完成一项指定的功能。
（1）时间流水
以五段流水为例，五段为：取指-译码-访存-执行-回写
把每一段当做一部分，在前一条指令由取指到译码阶段时，即开始下一条指令的取指。
在这里插入图片描述
（2）空间流水
类比时间流水，简单理解为把每一部分扩充为原来工作效率的n倍；即原来在取指阶段一下取一条指令，现在可以一下取2条或多条。

2.流水线CPU中的指令相关与流水线冲突

在这里插入图片描述

3.解决流水线CPU设计中的数据相关冲突方法

(1) 阻塞技术

简单理解：让下一条指令的某一级停下来去等待上面指令出来最后的待用结果，即等到上面指令已完全完成五级流水操作。
与“写后读”相关引发的冲突：即上一级还未写入寄存器或数据RAM而紧接着的下一条指令在执行阶段已经需要用到这个新值。
在这里插入图片描述
阻塞技术：让下一条指令在执行阶段等待上一条指令完成整个指令。

(2) 前递技术

简单理解：将出来的待用结果直接通过专用路径送到相应的流水级阶段，不用等到最后一段的写回操作。
解决与“写后读”相关引发的冲突：
在这里插入图片描述
前递技术：上一条指令需要写入的结果出来之后直接送到下一条指令需要的流水阶段。
我把刚刚出炉的新鲜的加法结果直接送给下一条指令去吃.这就是所谓内部前推(Internal Forwarding)，或称内部旁路(Bypass)。