verilog学习|《Verilog数字系统设计教程》夏宇闻 第三版思考题答案（第十四章）

《Verilog数字系统设计教程》夏宇闻 第三版思考题
答案合集 ： Verilog学习系列 第三部分

1.用带电平敏感列表触发条件的always 块表示组合逻辑时,应该用哪一种赋值?

  应该用阻塞赋值

2.用带时钟沿触发条件的always块表示时序电路时,应该用哪一种赋值?

  应该用非阻塞赋值

3.为什么不能在多个always块中为同一变量赋值?

  多个always块中为同一个变量赋值可能会导致竞争冒险即使使用非阻塞赋值也可能产生竞争冒险。

4.为什么不能用$ display系统任务来显示用非阻塞赋值的变量值?

  因为非阻塞语句的赋值在所有的Sdisplay 命令执行以后才更新数据。

5. $ strobe和 $ display这两个显示用系统任务有什么不同?各用于什么场合?6.仿真器在处理阻塞和非阻塞赋值操作队列过程中有什么不同?

  $display命令的执行是安排在活动事件队列中，但排在非阻赋值赋值数据更新事件之前： $strobe命令的执行是排在非阻塞赋值数据更新事件之后。 $display适合用来显示阻塞语句的赋值， $strobe适合用来显示非阻塞语句的赋值。

7.为什么在可综合Verilog模块的设计中,必须注意并遵守本章的8条原则?

  因为遵循本章的8条原则有助于正确的编写可综合硬件，并且可以消除90%%~100%在仿真时可能产生的竞争冒险现象。