Résumé de la structure du modèle synthétisable

Un.、Structure du modèle synthétisable

    Si le programme n'est utilisé que pour la simulation,Alors presque tous les énoncés de syntaxe et de programmation peuvent être utilisés.Mais si le programme est utilisé pour l'implémentation matérielle,Nous devons donc garantir l'exhaustivité des procédures,C'est - à - dire que le programme écrit peut être synthétisé Conversion à la structure de circuit correspondante.IncomparableHDLLes déclarations sont ignorées ou mal déclarées lorsqu'elles sont synthétisées à l'aide d'outils composites.En tant que concepteur,Il faut comprendre la structure des modèles intégrables.

    Bien que différents outils de synthèseVerilog HDLLa structure syntaxique est prise en charge différemment,Mais...Verilog HDLCertaines structures typiques sont explicitement soutenues ou non par tous les outils intégrés.

    （1）Un noeud supporté par tous les outils intégrés Structure：always,assign,begin,end,case,wire,tri,aupply0,supply1,reg,integer,default,for,function,and,nand,or,nor,xor,xnor,buf,not,bufif0,bufif1,notif0,notif1,if,inout,input,instantitation,module,negedge,posedge,operators,output,parameter.

    （2）Structure non prise en charge par tous les outils intégrés：time,defparam,$finish,fork,join,initial,delays,UDP,wait.

    （3） Certains outils supportent des structures que d'autres ne supportent pas ：casex,casez,wand,triand,wor,trior,real,disable,forever,arrays,memories,repeat,task,while.

Donc,, Pour écrire un modèle intégré , Les structures soutenues par tous les outils intégrés devraient être décrites dans la mesure du possible. , Afin d'assurer l'exactitude de la conception et de raccourcir la période de conception .

2.、 Principes pour l'établissement de modèles intégrables

    Pour garantirVerilog HDL Exhaustivité des énoncés d'affectation , Les points suivants doivent être pris en considération lors de la modélisation ：

    （1） N'utilisez pas l'instruction d'initialisation .

    （2） N'utilisez pas de description avec retard .

    （3） N'utilisez pas une instruction de boucle avec un nombre indéterminé de boucles ,Par exemple:forever、whileAttendez..

    （4） N'utilisez pas de primitifs personnalisés par l'utilisateur （UDPÉlément）.

    （5） Essayez de concevoir le circuit de façon synchrone .

    （6） Sauf si c'est la conception du chemin critique , En général, la méthode d'appel des éléments de porte n'est pas utilisée pour décrire la conception. , Il est recommandé d'utiliser des énoncés de comportement pour compléter la conception .

    （7）Avecalways Description du bloc de processus logique combinatoire , Tous les signaux d'entrée doivent être énumérés dans la liste des signaux sensibles. .

    （8） Tous les registres internes doivent pouvoir être réinitialisés ,En serviceFPGA Lors de la réalisation de la conception , Dans la mesure du possible, l'extrémité de Réinitialisation globale du dispositif doit être utilisée comme Réinitialisation globale du système. .

    （9） Description et modélisation de la logique temporelle , L'affectation non bloquante doit être utilisée autant que possible . Description et modélisation de la logique combinatoire , Vous pouvez assigner une valeur avec un blocage , Vous pouvez également assigner des valeurs non bloquantes . Mais dans le même bloc de processus , Il est préférable de ne pas utiliser à la fois l'assignation de blocage et l'assignation de non - blocage .

    （10） Pas plus d'un always Assigner une valeur à la même variable dans le bloc de processus . Vous ne pouvez pas utiliser les deux assignations de blocage pour le même objet d'affectation , Encore une fois, l'affectation non bloquante .

    （11） Si vous n'avez pas l'intention de déduire la variable dans le loquet ,Il faut doncifDéclaration oucase Les variables sont explicitement assignées dans toutes les branches conditionnelles de l'instruction .

    （12） Évitez de mélanger les déclencheurs déclenchés par le bord ascendant et le bord descendant .

    （13） L'assignation d'une même variable ne peut pas être contrôlée par plusieurs horloges , Ne peut pas non plus être soumis à deux conditions d'horloge différentes （ Ou un autre bord d'horloge ）Contrôle.

    （14）Évitez decase Utilisé dans l'entrée de branche de l'instruction xValeur ouzValeur.

Trois、Blocage et non - blocage

    Il est recommandé d'utiliser des assignations non bloquantes lors de la modélisation logique séquentielle . Parce que pour une affectation bloquante , L'ordre des énoncés d'affectation a une influence directe sur le résultat final de la synthèse. , Un peu de négligence de la part du concepteur peut entraîner une combinaison de résultats et de livres de conception Les significations sont très différentes . Et si une affectation non bloquante est utilisée , L'ordre dans lequel les énoncés d'affectation sont disposés peut être ignoré , Il suffit de décrire clairement la connexion . Comme le modèle ci - dessous ：

     always @ （posedge clkA）   //Label  AwA

         … = DataOut;              //LireDataOutValeur de

     always @ （posedge clkA）   //Label  AwB

         DataOut <= …;        // Utiliser une affectation non bloquante

    Si vous changez le modèle ci - dessus en affectation de blocage “DataOut = …”, Simuler ceux - ci dans l'ordre d'écriture du programme alwaysDéclarations,InclkA Au bord ascendant ,alwaysDéclarationsAwAJe l'ai lu.DataOutValeur actuelle de,Et puisalwaysDéclarations AwBEncore.DataOutAssigner une nouvelle valeur. Si ces deux - là sont inversés alwaysOrdre des déclarations（ Ou l'émulateur choisit de reprogrammer les deux alwaysOrdre d'exécution des déclarations）,Alors exécutez d'abord alwaysDéclarationsAwB, Provoque l'attribution de nouvelles valeurs à DataOut,Par la suitealwaysDéclarationsAwA C'est ce qu'on lit après la mise à jour DataOutValeur. Ça semble dû à always Quand toutes les déclarations peuvent être exécutées ,VersDataOut L'affectation a eu lieu et s'est terminée en zéro temps . Donc, selon lequel exécuter en premier alwaysDéclarations,AwALire dansDataOut La valeur peut être sa valeur originale , Ou sa nouvelle valeur .

    L'utilisation d'assignations non bloquantes élimine la dépendance de ce comportement de simulation ,À ce moment - là,,LireDataOut Se produit à l'heure actuelle , Et à la fin du cycle de simulation actuel （ C'est - à - dire que toutes les variables ont été lues ） Pour ajouter une nouvelle valeur ÀDataOut. De cette façon, le comportement du modèle ci - dessus n'est plus soumis à always L'effet de l'ordre d'exécution des déclarations .Donc,,Dans unalways Une variable est assignée à l'intérieur d'une instruction dans laquelle always Lire en dehors de l'instruction Variables, L'instruction d'assignation doit alors être une assignation non bloquante .